台积电揭晓2nm工艺细节，性能提升15%，功耗降低30%

在近日举行的IEEE国际电子设备会议（IEDM）上，台湾半导体制造巨头台积电（TSMC）详细介绍了其备受瞩目的下一代工艺节点N3P和N2，特别是2nm N2技术的更多细节，揭示了该技术在性能和效率方面的显著提升。

台积电的2nm工艺，被业界寄予厚望，预计将在2025年下半年大规模生产。该工艺采用了全新的“N2 Nanosheet”技术，与上一代产品相比，性能提升了15%，功耗降低了30%，晶体管密度提高了1.15倍。这一突破得益于全能栅极（GAA）纳米片晶体管和N2 NanoFlex技术的应用，使得在最小面积内能够集成更多不同的逻辑单元，从而优化了节点性能。

台积电通过从传统的FinFET技术转向专用的N2“纳米片”技术，实现了对电流流动的更精确控制。这种纳米片结构由一叠狭窄的硅带组成，每个硅带都被一个栅极包围，与FinFET相比，提供了更精细的控制能力。

这一技术进步不仅为台积电带来了功能上的小幅提升，尤其是在与3nm及其衍生产品进行比较时，更是引起了行业巨头如Apple和NVIDIA的大规模采用。然而，随着技术的升级，2nm工艺的晶圆价格也将同步上涨，成本比3nm高出10%以上。据悉，N2晶圆的价格可能在每片25,000美元至30,000美元之间，而3nm晶圆的价格大约在20,000美元左右。

尽管初始良率和试生产可能会限制最终生产的规模，导致该技术的采用在初期阶段较为缓慢，但台积电的2nm工艺无疑为半导体行业带来了新的发展机遇，预示着未来电子产品在性能和能效方面的巨大飞跃。