【PConline 评测】北京时间十月五号凌晨一点，苹果在美国总部召开了万人期待的秋季发布会；虽然在此次会议上我们没有迎来期待已久的iPhone 5手机，但是iPhone 4S的出现多少弥补了我们对苹果下一代手机的盼望。iPhone 4S在外观上基本上和目前的iPhone 4一样，它最大的特点和特色是在硬件及功能上的改进，而关于硬件其实就是苹果A4处理器和苹果A5处理器的区别，升级到A5处理器的iPhone 4S在硬件上到底能比iPhone 4强大多少，下面我们就给大家详细介绍一下有关苹果A5处理器的内容。
其实iPhone 4S并非最早采用A5处理器的苹果设备，早在今年春季发布会上苹果就为iPad 2配备了这款具备双核心的处理器。
更快的处理器速度
从苹果秋季发布会上公布的数据来看，iPhone 4S处理器速度提升了两倍，图形处理能力更是提升了七倍之多。
对比iPhone 4的提升幅度
苹果A5处理器
以上关于iPhone 4S的种种提升皆因为它内置了一颗强大的处理器，而这颗处理器就是A5处理器。
苹果A5处理器架构优化
因为上一代苹果A4处理器采用的Cortex-A8架构最多只支持单核，因此要想达到核心数量的增加必须改变现在有的处理器架构，于是苹果A5处理器采用了支持多核心的Cortex-A9架构处理器同时搭配Powervr SGX543图形芯片。
苹果A5处理器架构
关于A5处理器最重要也是最关键的还是其内置的CPU芯片和GPU芯片，下面我们就分别从CPU和GPU的角度来为大家解读A5处理器。首先我们还是详细来了解A5处理器最重要的Cortex-A9架构处理器。
Cortex-A9处理器相关介绍
Cortex-A9处理器基于先进的推测型八级流水线，该流水线具有高效、动态长度、多发射超标量及无序完成特征，这款处理器的性能、功效和功能均达到了前所未有的水平，能够满足消费、网络、企业和移动应用等领域产品的要求。
Cortex-A9微架构可提供两种选项：可扩展的Cortex-A9 MPCoreTM多核处理器和较为传统的Cortex-A9单核处理器。可扩展的多核处理器和单核处理器,支持16、32或64KB四路组相联一级缓存的配置，具有无与伦比的灵活性，皆能达到特定应用和市场的要求。
ARM Cortex- A9架构
特定应用优化:Cortex-A9和Cortex-A9 MPCore应用级处理器都拥有丰富的功能，同时也承袭了ARMv7 架构的强大优势，为特定应用和通用设计提供了高性能、低功耗的解决方案。
先进的微架构：Cortex- A9微架构的设计不但着眼于解决超高频设计的效率低下问题，而且把目标定为在不增加嵌入式设备硅成本的前提下最大限度地提升处理效率。通过综合技术，这种 处理器设计能使设备的时钟频率超过1GHz，而且提供了较高的功效水平，满足了长时间电池供电工作的要求。
ARM Cortex- A9架构的诸多优势
流水线性能：Cortex- A9处理器最主要的流水线性能包括以下几条：第一，先进的取指及分支预测处理，可避免因访问指令的延时而影响跳转指令的执行；第二，最多支持四条指令 Cache Line预取挂起，这可进一步减少内存延时的影响，从而促进指令的顺利传输；第三，每个周期内可连续将两至四条指令发送到指令解码，确保充分利用超标量流 水线性能。Fast-loop模式：执行小循环时提供低功耗运行；第四，超标量解码器可在每个周期内完成两条完全指令的解码；第五，支持指令预测执行：通 过将物理寄存器动态地重新命名至虚拟寄存器池来实现。
第六，提升了流水线的利用效率，消除了相邻指令之间的数据依赖性，减少 了中断延时；第七，支持寄存器的虚拟重命名：以一种有效的、基于硬件的循环展开方法，提高了代码执行效率，而不会增加代码大小和功耗水平；第八，四个后续 流水线中的任何一个均可从发射队列中选择执行指令—提供了无序分配，进一步提高了流水线利用效率，无需借助于开发者或编译器指令调度。确保专为上一代处理 器进行优化的代码能够发挥最大性能，也维护了现有软件投资。
第九，每周期支持两个算术流水线、加载-存储(load- store)或计算引擎以及分支跳转的并行执行；第十，可将有相关性load-store指令提前传送至内存系统进行快速处理，进一步减少了流水线暂停， 大幅提高了涉及存取复杂数据结构或C++函数的高级代码的执行效率；第十一，支持四个数据Cache Line的填充请求：而且还能通过自动或用户控制预取操作，保证了关键数据的可用性，从而进一步减少了内存延时导致的暂停现象；第十二，支持无序指令完成 回写：允许释放流水线资源，无需受限于系统提供所需数据的顺序。
苹果A5处理器续航及其它优化
Cortex-A9 MPCore技术
Cortex-A9 MPCore多核处理器是一种设计定制型处理器，以集成缓存一致的方式支持1到4个CPU内核。可单独配置各处理器，设定其缓存大小以及是否支持FPU、 MPE或PTM接口等。
更长的续航时间
利用ARM MPCore技术的设计灵活性和先进的功耗管理技术，Cortex-A9 MPCore的针对性应用能够在有限的功耗下维持移动设备的正常运转，从而为移动设备带来优于现有解决方案的峰值性能。
加速器链接埠
这个与AMBA 3 AXI兼容的Slave接口位于SCU之上，为多种系统Master接口提供了一个互联接口；出于总体系统性能、功耗或软件简化等方面的考虑，最好直接将 这些Master接口与Cor tex-A9 MPCore处理器相连。这是个标准的AMBA 3 AXI Slave接口，支持所有标准读写事务，对所接部件无任何附加一致性要求。
加速器链接埠
然而，指向某个一致内存区的读取事务要与SCU发生作用，以检测所需信息是否已经存储在处理器的一级缓存之中。若检 测出确已存储，相应信息将被直接返回给发出请求的组件。如果一级缓存中不存在该信息，在最终传给主内存之前也可能检测二级缓存。对于指向一致内存区的写入 事务，SCU会在把写入事务传送至内存系统之前强制确保一致性。也可选择性地将事务分配给二级缓存，以避免直接写入片外内存所带来的功耗及性能影响。
通用中断控制器(GIC)
该GIC采用了最近标准化和架构的中断控制器，为处理器间通信及系统中断的路由选择及优先级的确定提供了一种丰富而灵活的解决办法。最多支持224个独立中 断，通过软件控制，可在整个CPU中对每个中断进行分配、确定其硬件优先级并在操作系统与信任区软件管理层之间进行路由。这种路由灵活性加上对中断虚拟进 入操作系统的支持，是进一步提升基于半虚拟化管理器解决方案功能的关键因素之一。
先进的总线接口单元
Cortex-A9 MPCore处理器增强了处理器与系统互联之间的接口性能，其先进特色功能最大限度地提高了系统性能，为各种系统集成芯片设计理念创造了更大的灵活性。
这种处理器支持单个或两个64-b i t AMBA 3 AXI Master接口的设计配置，可以按CPU的速度全负荷地将事务传送至系统互联之中，最高速度可达12G B/s以上。另外，第二接口也可定义某种事务过滤，只处理全局地址空间的一部分；也就是说，可在处理器内部直接对地址空间进行切分，进一步加强了系统设计 的灵活性。
而且每个接口还支持不同的CPU-总线频率比(包括同步半时钟比)，不但提高了设计灵活性，而且为需要考虑DVFS或高速集成内存的设计增加了系统带宽。同时为完整的A RM智能能量管理 (IEM)功能提供了良好的支持。
特定应用的计算引擎加速
处理器不但拥有优化的标准架构特色，而且还可增加以下任一设计功能：
先进二级缓存控制器：ARM二级缓存控制器(PrimeCell PL310)与Cortex-A9系列处理器同步设计，旨在提供一种能匹配Cortex-A9处理器性能和吞吐能力的优化二级缓存控制器。PL310最多可为每个接口提供8项AXI事务支持，支持按Master接口进行锁定；这样一来，即通过将PL310用作加速器与处理器之间的缓冲器，充分利用一致性加速口，实现多个CPU或组件之间的可控共享，既提升了系统性能，也降低了相关功耗水平。
另外，PL310不但具有Cortex-A9先进总线接口单元的各项功能，支持同步1/2时钟比，有助于减少高速处理器设计中的延时现象，而且能够对第二MasterAXI 接口设置地址过滤，分割地址和频率域、以及集成片上内存的快速存取提供了支持。PL310最高可支持2MB的四至十六路组相联二级缓存，可与奇偶校验及支持E C C的R A M集成，而且运行速率能够与处理器保持一致。而先进的锁定技术也提供了必要的机制，从而将缓存用作相关性加速器和处理器之间的传输RAM。
Cortex-A9 程序跟踪宏单元(PTM)：Cortex-A9 PTM为两款Cortex-A9处理器提供了兼容ARM CoreSight技术的程序流跟踪功能，能够对处理器中的实际指令流实现完全可视化的管理。Cortex-A9 PTM通过周期计数实施性能分析，可对所有代码分支和程序流变动进行跟踪管理。
PowerVR SGX543采用MIMD多指令架构设计
PowerVR SGX543采用两颗GPU芯片设计，处理芯片采用MIMD多指令架构设计，是一款GPGPU通用计算图形处理器，能够完成大量的数据处理,高达上亿个的细分曲面和像素填充，让它在图像处理能力上非常强大。
MIMD多指令架构
传统的顺序执行的计算机在同一时刻只能执行一条指令（即只有一个控制流）、处理一个数据（即只有一个数据流），因此被称为单指令流单数据流计算机（SingleInstructionSingleData,SISD）。而对于大多数并行计算机而言，多个处理单元都是根据不同的控制流程执行不同的操作，处理不同的数据，因此，它们被称作是多指令流多数据流计算机。
所谓的多指令流单数据（MultipleInstructionSingleData,MISD）计算机是各个处理单元组成一个线性阵列，分别执行不同的指令流，而同一个数据流则顺次通过这个阵列中的各个处理单元。
总结：通过上面的介绍相信大家对苹果A5处理器有了一个大致的了解，采用新架构设计后的A5处理器不仅核心数量增加了，同时在很多方面做了优化处理，这些我们都可以在后续的使用中来感受。
关于苹果A5处理器我们先为大家介绍到这里，除此之外我们PConine手机频道会在后续的文章问为大家带来有关iPhone 4S手机的真机详细介绍，敬请关注。
