静读控制延误(tRD)的缘由

　　在过去一年的对Core 2家族处理器超频的经历中，我们学会了一些东西。其中最重要的是我们学会了更高的FSB设置不一定会导致更好的性能表现。或者这个现实会让不少人感到震惊。出于某些原因，有不少非常著名的超频玩家都把提高FSB值放在很重要的位置。但是根据我们所知道的情况，我们通常把MCH超频到相同的地方400MHz FSB，同时tRD为6。其他仅有的值得考虑的MCH值为450MHz，而tRD为7，而这个设置只能用于极端高内存速度或者最高倍频非常低的CPU上。我们通过具体试验来说明这个问题。

　　当MCH进入超频状态，MCH就像一个杂交的品质。就像CPU一样，它有最高频率的限制，而更高的电压可以经常突破这个限制。在另一方面，因为它与内存有内部传输，因此它也经常像一个有内部时钟的内存，同时这个绝对值受FSB所影响。

　　设想一下，内存频率在DDR-800,CAS为3的情况下运行，我们可以很容易计算出绝对CAS(Column Address Strobe)延迟。DDR800的数据传输其实两倍于它的名字所示，它的基本运行频率是400Mhz或者4亿次每秒。我们可以从它的参数反推出这个结论(2.50ns)。最后，乘以它的CAS我们就能得到总的延迟为7.5ns(3X2.5ns)。就像如此，设置一个CAS值为4则会导致绝对CAS延迟为10ns。我们可以发现为什么高CAS值会压缩内存带宽。在以上说的哪个例子中，相比于CAS设置为4的时候，MCH要花费更多的时间“等待”。

　　可以说，影响MCH最大的参数应该是Static Read Control Delay(tRD)值。就像内存的CAS(CL)，这个值是受FSB影响的。举一个例子，假设tRD为6，其他按照上面的例子一样计算，我们将得到结果是当FSB为400MHz时读取延迟为15ns。这就是说当CPU需要处理一个从内存到MCH的命令的时候，MCH要花时间处理内存的传输和命令，同时还需要等待数据，MCH在把信息反馈到CPU之前，会花费另外的15ns在等待信息的核实。明显地，任何能够缩短这个等待时间的举动都能改进内存的读取带宽，同时有可能提升系统的整体性能。

　　直到最近为止，人为地控制tRD都认为是不可能的。增加内存子系统性能的唯一途径就是提高FSB的设计，同时降低主内存的延迟。在某些时候，MCH设计师团队会与CPU的设计师沟通。

　　第一次更改tRD设置出现在几个超频者发现降低MCH"straps"可以达到更高的内存带宽。但是他们当时不知道的是他们无意中发现的正是tRD。一块800FSB的主板配备一颗200MHz外频的CPU，这时tRD值将低于一块FSB为1066的主板配备一颗266MHz的CPU。最后，当对系统进行超频时，我们又会得到相同的效果。总的来说，一个更低的strap会导致一个FSB最大值下降。MCH的tRD值，就像一个内存时序，必须有所损失才能达到更高的数量级。就像在一个内存中，更高的电压有些时候能够允许MCH以更低的时序运行更高的速度。

　　最后，下一个不可避免的步骤变成了现实。把tRD与MCH异步变成了所有超频者最爱。今天，MCH捆绑设置已经不再困难。虽然tRD调整在现在很多BIOS中变得可能，但是某些主板厂商选择模糊其真正性质，赋予设置混乱，例如把他们改名为"Transaction Booster"之类。不要被这些名称迷惑了你，最终他们还是做相同的事：调整tRD。