量子比特突破1000个！IBM发布新量子处理器

近日，IBM按照之前的规划节奏发布了两款量子系统。其中一款命名为Condor，是目前发布的最大的transmon基超导量子处理器，包含1121个可用量子比特。另一款通过连接三颗名为Heron的芯片组成，每颗芯片含133个量子比特。像Heron及其后继产品Flamingo这种较小芯片，将在IBM的量子发展中发挥关键作用。

根据此次更新，IBM将通过对Flamingo芯片多次迭代中的单个量子位进行改进，在本世纪末实现纠错量子位的运行。虽然这些系统可能不会对现有体系造成威胁，但它们应该能够可靠地执行比我们今天能做的任何事情都要复杂得多的量子算法。

量子比特与逻辑比特

为了理解IBM的举措，我们需要先回顾量子计算领域整体的发展方向。几乎所有与量子比特操作相关的方面都容易产生误差。状态初始化、保持、运算、读取过程都可能引入误差，并阻碍量子算法产出有用结果。所以每一家量子硬件提供商的主要目标就是限制这些误差。

现在已经有迹象表明,，我们可能已经达到能够在现有硬件上运行一些简单量子算法的技术水平。并且鉴于未来几年内性能还可能持续提升，我们能够处理的算法数量也会增加。

但从长远来看，量子硬件的误差率恐怕永远无法降低到能支持成功完成需要数十个小时计算的复杂量子算法的水平。要实现那样的目标，我们需要误差校正的量子比特。这种比特通过在多个硬件比特间扩展单个逻辑比特的量子信息来实现。额外的量子比特用来监测逻辑比特的误差并对其进行修正。

使用逻辑比特计算需要满足两个条件。一是单个硬件比特的误差率需要足够低，从而能识别和纠正误差，避免新的错误出现。(现有的硬件已经能部分有效地满足这一要求)。第二，需要大量的硬件比特，因为每个逻辑比特都需要多个硬件比特来实现。有估计认为，要构建一个能运行有用数量逻辑比特的机器，至少需要百万级的硬件比特。

量子门控制

Jay Gambetta表示，IBM采取两条路径使硬件做好误差校正准备。一是量产高质量量子比特的能力。他说，拥有1000多比特的Condor处理器表明公司在这方面进展顺利。第二条路径是限制单个或成对量子比特门控制操作中的误差。这些被称为“量子门”的操作本身也易产生误差。改变量子比特状态时会产生微弱信号干扰相邻比特，这种现象称为串扰。代表第二条路径的Heron量子芯片来自四年关于改进门控制性能的研发工作。相比此前设备，Heron的误差降低了5倍，基本测量不到串扰。

未来利用

Jay Gambetta认为，逐步改善的误差率将对那些尝试使用现有量子硬件的用户很有帮助。他强调了IBM今年早些时候发表的有关使用误差缓解获得有用结果的论文。“那篇论文发表后，arXiv上又出现了6篇相关探讨的论文。而更重要的是，我们将展示13个案例，展现从用户和合作伙伴那里获得的使用量子计算机的示范。”

这种方法对某些问题的扩展性优于经典计算(包括模拟一般的量子系统)。但它最终将受限于硬件性能，可能需要100量子比特和上万次门控制。要超越那个规模就需要误差校正后的逻辑比特。

在IBM的路线图上，逻辑存储量子比特将在2026年实现，逻辑间通信在第二年实现，逻辑门控制将在2028年的Starling处理器中实现，完整方案也将在2029年Starling的某个迭代版本上工作。这将使得单次门控操作从2028年Flamingo的15000次，上升至2029年Starling的1亿次。

即便如此，Starling的硬件比特数量还远远低于创建有用处理器所需的数百万量级。IBM将关注减少实现稳健逻辑比特所需的硬件比特数量。他们在今年早些时候发表的一篇论文中讨论了可选的误差校正方案，相比当前常用的方法，，它可以用更少的硬件比特实现类似效果。

这种方法需要在物理上可能很远的量子比特之间建立连接，这是目前的transmon芯片所不支持的。因此，未来几代量子处理器的关键是实现这种远程连接。IBM的路线图中在2024年和2025年增加了不同类型的耦合器，它们的高保真运行对于实现十年目标至关重要。

最后，Gambetta表示即使一切进展顺利，十年后的硬件也还是太小，无法应对比如攻破现有加密等复杂算法。因此，软件开发对未来几年确定我们能实现什么至关重要。IBM参与开发的开源量子软件开发工具包Qiskit，为程序员和底层硬件控制隔离了一层抽象。该工具包的1.0版本也在今天发布，，未来将更关注在其基础上构建有用的程序库。IBM也调整了其生成式AI编码工具，使其能生成适用于Qiskit的代码。