继续推进摩尔定律？Intel展示3D堆叠CMOS晶体管新技术

Intel在2023年国际电子器件会议(IEDM)上展示了其3D堆叠CMOS晶体管技术的最新进展。该技术整合了背部供电和直接背部接触来实现更高性能和扩展性。

Intel成功在同一300mm晶圆上大规模集成了硅晶体管和氮化镓(GaN)晶体管，这在行业内首创。这比简单封装集成的难度大得多。这项技术将有助于满足对更强大计算能力和性能的市场需求。

Intel组件研究小组通过高效堆叠晶体管、先进的背部供电技术如PowerVia和直接背部接触等创新来推进晶体管架构,以继续实现摩尔定律预测的规模缩减，最终在2030年前实现万亿级晶体管的目标。

具体技术上，Intel展示了行业首创的垂直堆叠互补场效应晶体管技术，可以在60纳米的栅极间距实现垂直堆叠，这意味着大大提高了面积利用效率和性能。该技术还结合了背部供电和直接背部接触来提供更高效的功率传递。这证明Intel在四栅极晶体管技术方面处于领先地位。

总之，Intel通过这些创新证明了其具备持续推进摩尔定律和晶体管缩放的实力。这为下一代移动计算和电子器件奠定了坚实的技术基础。