当行业对半导体的需求逐渐多元……再谈摩尔定律的持续进化

摩尔定律还在延续吗？

这个曾经的热门话题在近几年有关半导体的讨论中逐渐降温。个中原因并不难解；其一，相对于摩尔定律中提到的晶体管数量，行业更关注芯片和系统的能效表现；其二，在Chiplet和一系列全新封装技术的助推下，行业已经有了提升芯片性能和晶体管数量的新方法。双重因素驱动之下，人们将焦点暂时从摩尔定律身上移开只是顺势而为。

但摩尔定律如何继续延续？

摩尔定律下的行业脉动

图片来源：wikipidia

摩尔定律是由英特尔创始人之一戈登·摩尔提出，其内容为：集成电路上可容纳的晶体管数目，约每隔两年便会增加一倍。而经常被引用的“18个月”，则是由英特尔首席执行官大卫·豪斯提出：预计18个月会将芯片的性能提高一倍，是一种以倍数增长的观测。

可见摩尔定律并非如数学公式一般严谨、严格，而是一种对行业发展状态的观察总结。因此，伴随行业发展的或快或慢，摩尔定律当然也会在某一时期遭受挑战，又会在另一时期备受推崇。

而对于半导体行业来说，摩尔定律所提供的更多是一种增长预期。换言之，半导体上下游产业链需要以18-24个月为周期来进行新产品、新技术、新工艺的研发迭代与适配，并由此形成产业链的“脉动”。这与复杂装备制造领域中的脉动式装配生产线异曲同工，也像是为整支乐队提供节奏的鼓声。所以，即便外界对摩尔定律的大规模讨论已经偃旗息鼓，摩尔定律仍旧在行业内发挥指导作用。

2021年，帕特·基辛格成为新任CEO，英特尔正在用一系列“大胆”的技术策略为摩尔定律注入新的动能：

前所未见的路线图：四年五节点

作为曾在英特尔供职30年的行业老兵，21年回归的基辛格当然知道英特尔彼时所面临的挑战。因此在就职CEO不到半年之后，基辛格便提出了著名的“四年五节点（5N4Y）”发展路线图。基辛格的思路很明确，通过更积极的工艺进化速度使英特尔重回半导体技术领导者的位置，并借此重塑外界对英特尔的技术信心。而这显然也会消除行业对摩尔定律的质疑。

图片来源：https://fuse.wikichip.org/news/2408/tsmc-7nm-hd-and-hp-cells-2nd-gen-7nm-and-the-snapdragon-855-dtco/

在英特尔的5N4Y路线图中，Intel 7采用10nm工艺，但其100M每平方毫米的晶体管密度却与行业竞品的7nm工艺相当（密度高于N7和N7 Pro的91M每平方毫米，但低于N7+的113M每平方毫米）。此后的Intel 4工艺则进一步将晶体管密度提升至171M每平方毫米，与行业的N5节点相当；以此类推。这种 “讨巧”的工艺节点命名方式虽不符合英特尔“传统”，但却是当下半导体行业的流行方法。因此，新的命名方法也能让英特尔的工艺制程与对手在同一起跑线上进行竞争，不至于输在命名上。

而在产品层面：

Intel 7工艺：Alder Lake（第12代酷睿）、Raptor Lake（第13代酷睿处理器）、Sapphire Rapids（第四代至强可扩展处理器）都已如约面市，并取得了优秀的市场反响；

Intel 4工艺：Meteor Lake（酷睿Ultra）处理器于2023年面向OEM市场出货，终端产品已在2024年初大规模上市，引领了AI PC风潮。

Intel 3工艺：英特尔至强6系列处理器已于6月完成全球发布。其中，Xeon 6700系列处理器可实现单插槽144核的超高密度，是云服务提供商降本增效、优化TCO的利器。

Intel 20A工艺：Arrow Lake处理器将在2024年上市，同时，英特尔代工的高通SoC产品也即将上市。

很显然，基辛格领导下的英特尔正在用大胆计划和一次次实践证明自己；英特尔还是那个英特尔，而摩尔定律依然生效。

造芯思路进化：Chiplet大规模落地

自从半导体行业跨过7nm门槛之后，来自下游Fabless企业对高端工艺“价格太贵”的抱怨就时常出现。伴随工艺难度的增加，芯片厂的投资规模和工艺复杂度都在快速上升，由此带来的良率和最终成本等问题自然会使得高端工艺产品价格抬升。

Meteor Lake处理器的chiplet封装示意图

而英特尔的做法则是通过Chiplet技术来把先进工艺的“好钢”用在刀刃上。Chiplet技术允许芯片制造厂使用不同功能、不同工艺、不同IP、不同大小的晶粒相互组合，从而“拼接”出一款芯片产品。相对于传统的一个晶粒、一种工艺、一次成型方式，新的Chiplet技术不仅降低了晶粒大小、良率和工艺成本对最终产品的影响，让芯片工厂可以根据实际需求自由选择晶粒的制造方式，更能大幅降低芯片产品的设计研发和制造周期，让半导体行业也能紧跟市场需求，快速造出适销的芯片产品。

而在Chiplet的大方向之下，英特尔还研发了EMIB和Foveros技术。其中EMIB是一种嵌入在芯片PCB基板中的连接层技术，能够为相邻的芯粒提供更大的针脚密度和数据带宽，并拥有更好的电气和散热性能；而Foveros则允许芯粒通过高密度的硅通孔进行垂直方向上的“堆叠”和数据互联，从而将2D的晶粒“拼接”推向3D，为chiplet产品提供更多维度。

Chiplet技术一方面能够降低芯片产品的成本，另一方面也更方便将GPU、NPU、数据处理引擎、加密引擎等种功能引入芯片产品，继而扩展芯片的性能维度，让芯片产品在更广泛的业务中获得性能提升。而这也可看做是实践摩尔定律的一条蹊径。

打破禁锢的Lunar Lake和OCI芯粒

如果说工艺制程的进步是让英特尔在摩尔定律的赛程中跑的更快，Chiplet技术是让英特尔能够找到近路，那么英特尔在Lunar Lake和OCI芯粒上的创新则可看做是“重定义”摩尔定律所需的必要技术储备。

Lunar Lake处理器样品

作为一款面向笔记本等移动端市场的处理器产品，Lunar Lake不仅使用了Chiplet架构来构建处理器的SoC部分，更将处理器与系统内存封装在同一块PCB基板上；由此便能提升系统整合度，降低延迟、功耗并缩减主板体积。而对于终端用户来说，这也意味着更长的续航、更低的发热和更静音的运行，这为行业带来新体验的技术策略值得肯定。

英特尔OCI晶粒

在前段时间举办的2024年光纤通信大会（OFC）上，英特尔展示了完全集成的OCI（Optical Compute Interconnect，光学计算互连）芯粒原型。这意味着，英特尔可以将光通讯组件整合进Chiplet芯片产品之中，从而为数据中心、网络、通讯领域客户提供全新的高带宽通讯计算整合SoC；或者至少在提高性能和带宽的前提下，降低新一代光纤网卡的结构复杂度和制造成本。

目前，英特尔OCI芯粒支持波分复用技术，能够在100米光纤上提供64个单向32Gbps数据通道，并实现总计4Tbps的双向数据传输速率。

无论是Lunar Lake所代表的CPU与内存统一封装，还是Intel OCI芯粒所代表的硅光一体封装；英特尔都在用新思路和新技术不断拓展芯片类产品的功能边界。而当功能的量变积累突破临界值，新的质变就将发生。那时，自会有人对摩尔定律做出更新，而整个半导体行业亦将进入发展的新纪元。

摩尔定律的故事还远未结束

自戈登·摩尔1965年在《Electronics Magazine》杂志上刊文提出定律以来，半导体行业已经在这条先贤指定的方向上，有规律的脉动了半个多世纪。而由此诞生的ICT行业也以相同频率走过了信息时代、数字时代，正迈向智能时代。

没人能忽视原版摩尔定律身上的时代烙印，但也没人能否认，正是摩尔定律所提供的脉动让整个ICT产业能够有机协同。每个时代，摩尔定律都会有新的内涵和实践方法，而常用常新、保持前行也正是摩尔定律始终不被遗忘的原因。

之于英特尔，摩尔定律当然是值得守护的宝贵遗产；而之于半导体乃至整个ICT产业，摩尔定律更是指引行业前行的铿锵鼓点。