新闻资讯

台积电公布SoIC 3D封装技术路线图 2029年互连间距将缩至4.5微米

科仔播报 2026-04-30 16:02:13
热点播报

据悉,台积电在北美技术研讨会上更新了SoIC 3D堆叠技术路线图。SoIC是台积电开发的3D IC封装技术,通过垂直堆叠多个芯片实现高性能、高密度集成,适用于高性能计算与AI芯片。

该技术主要分为Face-to-Back和Face-to-Face两种堆叠方式。F2F堆叠通过混合铜键合技术直接连接芯片金属层,信号密度可达14000个/mm²,性能接近片内互连水平。

台积电计划在2025年将互连间距缩短到6μm,预计到2029年进一步缩小至4.5μm。富士通的Monaka处理器是该技术的首个重量级应用,采用N2工艺计算模块与N5工艺SRAM芯片的F2F堆叠设计。

打开APP,阅读体验更佳
前往太平洋知科技APP查看原文,阅读体验更佳
继续评论
前往APP
制作海报

网友评论

写评论
APP内评论,得金币,兑好礼

相关推荐