英特尔详解Intel 18A-P工艺：已进入风险试产，瞄准更高性能与更低功耗

6月16日，在夏威夷举办的2026年IEEE VLSI（超大规模集成电路）国际研讨会上，英特尔代工（Intel Foundry）公布了其18A制程家族首个性能增强版本——Intel 18A-P的详细技术进展，并宣布该节点已进入风险试产阶段。按照英特尔去年向客户和合作伙伴公布的时间表，这一里程碑如期而至，也被视为英特尔在尖端制程领域重新夺回话语权的关键一步。

图1：Intel 18A-P 主要特性概览（来源：英特尔）

Intel 18A-P并非全新换代工艺，而是基础版Intel 18A的“性能增强补丁”。它与Intel 18A保持完全的设计规则兼容，芯片设计厂商可以直接复用现有IP和设计流程，将基于18A的芯片设计“原样移植”到18A-P，并免费获得性能或功耗红利。两者均提供180nm高性能库（HP）和160nm高密度库（HD）两种单元高度，接触栅极间距（Contacted Poly Pitch）为50nm。在相同功耗下，18A-P性能可提升约9%；在相同性能下，功耗可降低约18%，同时热特性也得到增强。

图2：18A-P 在典型电压下实现性能提升约9%或功耗降低约18%（来源：英特尔）

这一提升幅度甚至被认为大于台积电典型的2nm家族内部迭代改进。根据芯智讯等媒体援引的TechInsights评估数据，Intel 18A的逻辑晶体管密度约为238 MTr/mm²，SRAM密度约为31.8 Mb/mm²；而台积电N2高密度库可达313 MTr/mm²，SRAM密度约38 Mb/mm²。换言之，18A-P并未带来密度提升，仍略逊于台积电N2，但其性能/能效改进已接近规划中的下一代Intel 14A节点，在高性能计算场景具备竞争力。

18A-P的进步首先建立在18A节点的两大技术根基之上：RibbonFET全环绕栅极（GAA）晶体管与PowerVia背面供电。英特尔的RibbonFET采用四条纳米带，相比竞品常用的三条可提供更大驱动电流；PowerVia则将电源线移至晶圆背面，解决正面供电中电源线与信号线抢布线资源的问题，可提升标准单元利用率5%至10%，并在同功耗下带来约4%的性能提升。英特尔代工副总裁Eric Karl在VLSI演讲中展示的实测数据显示，相比同类正面互连方案，背面供电与GAA结合可减少11%的布线面积，并将动态压降幅度缩小10倍，从而带来最高6%的频率提升或超过15%的动态功耗降低；硅片测试还表明，在约0.5V低电压下，CPU核心频率可提升约30%。

在此基础上，18A-P引入了新的晶体管选项和“Power Boost”能效增强技术。针对低功耗应用，新增了W1（可用于180CH/160CH）和W1.5（180CH）窄沟道器件；针对高性能需求，新增了W3P双接触晶体管。W3P通过PowerVia在晶体管背面增加直接触点，与正面触点共同构成双接触结构，在不增加面积的前提下降低源漏极寄生电阻、提升驱动电流和开关速度。环形振荡器测试表明，W3P在相同电容下可提供明显更高的频率，而W1则进一步压低功耗。此外，18A-P在原有ULVT与LVT之间新增了第五组逻辑阈值电压（Vt）选项，官方称为ULVT-LL，帮助设计人员在关键路径性能与静态漏电之间取得更精细的平衡。

图3：18A-P 新增晶体管选项（W1 / W1.5 / W3P）示意（来源：英特尔）

除了晶体管层面的优化，18A-P在热管理和互连电阻上也下了功夫。英特尔通过材料与设计创新，将热阻降低20%至40%；利用几何与材料优化，关键层的过孔电阻降低10%至30%；同时通过应变工程提升PMOS迁移率，使电流更高效地通过晶体管。制造一致性方面，英特尔此次还将工艺偏移角（Skew Corners）收窄了30%，意味着同一晶圆上不同位置晶体管的性能离散度显著降低，可减少设计中的“保护带”，进而提升参数良率和量产稳定性。

图4：Power Boost 双接触晶体管结构示意（来源：英特尔）

进入风险试产阶段是18A-P商业化进程中的关键节点。英特尔代工副总裁Chris Auth表示，虽然尚未完成全部认证，但已有足够数据让公司确信该工艺最终能够向客户交付，并计划在今年四季度开始量产爬坡。目前，基础版18A正在俄勒冈州D1X和亚利桑那州Fab 42/52进行产能爬坡，英特尔也强调其缺陷密度曲线正在稳步下降。基础版18A目前已用于客户端的Panther Lake处理器和数据中心的Clearwater Forest处理器；18A-P则有望应用于2027年亮相的下一代至强Diamond Rapids等后续产品。

图5：18A-P 热阻改善示意（来源：英特尔）

在产业层面，18A-P的推进恰逢AI算力需求爆发、先进制程产能紧缺的窗口期。台积电N2虽在量产进度和逻辑密度上暂时领先，但产能与客户排队压力同样巨大，苹果、高通、英伟达等巨头均在寻找替代方案。近期市场传闻称，谷歌下一代TPU、Meta 2028年CPU以及SK海力士的HBM4生产流程都在评估英特尔的EMIB/EMIB-T先进封装技术。英特尔若能按时、按质交付18A-P，并配合EMIB、Foveros等封装方案，将有机会在代工市场切下更大蛋糕。

图6：基于 Intel 18A-P 的下一代至强 Diamond Rapids（2027）（来源：英特尔）

与此同时，英特尔代工还在VLSI上展示了多项面向更远未来的技术储备：单片式CFET反相器，其NMOS与PMOS器件垂直堆叠，栅极间距仅45nm，为GAA之后继续微缩开辟新路径；300mm晶圆上氮化镓功率器件与硅基逻辑的单片集成，集成了约1000个逻辑门的数字控制模块；以及采用空气间隙集成的减成法钌互连，与铜互连相比电容降低高达约35%。

总体来看，Intel 18A-P的风险试产不仅意味着英特尔18A平台正在从“能用”走向“好用”，也是其在埃米级制程竞赛中追赶台积电、重建客户信任的重要信号。Chris Auth强调，英特尔要向客户传递的核心信息是“信任”——不仅在于技术领先，还包括产能、生态工具、客户服务和可预测的交付能力。今年四季度的量产爬坡能否如期达成，将决定18A-P能否真正进入苹果、英伟达等头部客户的备选供应链，并在下一代AI与高性能计算芯片中占据一席之地。