AMD锐龙9000系列内核解密 CCD升级N4P 4nm工艺

近日，Nemez、Fitzchens Fitz、HighYieldYT等多位知名科技界人士共同完成了对AMD Zen5架构锐龙9000系列内核的解密工作，揭示了锐龙9000系列内核的详细布局，还提供了高清照片和模块分布图，可以让我们一探它的究竟。

从结构图不难看出，锐龙9000系列继续采用chiplet布局，包括一颗或两颗CCD（CPU核心模块）以及一颗IOD（输入/输出模块）。在Zen5架构中，CCD的制造工艺从N5 5nm升级为更先进的N4P 4nm工艺，而IOD则保持了与锐龙7000系列相同的N6 6nm工艺。更先进的制造工艺有助于提高能效比和性能，同时也可以在相同的空间内容纳更多的晶体管。

CCD的整体布局包括左右两排共八个Zen5 CPU核心，这些核心共享32MB的三级缓存。值得注意的是，三级缓存区域为3D缓存预留了TSV硅通孔，这一点在锐龙9000X3D系列中得到了应用。在CCD的下方，则布置了系统管理单元（SMU）、电源管理单元（PMU）、I/O互联模块，以及两个Infinity Fabric高速互连通道模块（IFoP）。

每个Zen5 CPU核心的内部结构同样引人注目。左侧区域主要是矢量执行单元，负责浮点操作，支持完整的512位浮点路径，适用于AVX-512指令。由于浮点运算的发热量较大，这一区域被设计在核心以及整个CCD的边缘，以便于散热。右侧区域则是二级缓存，与三级缓存相连。核心的中间部分包含了指令预取与解码、分支预测、微操缓存、调度器等重要前端模块，以及32KB的一级指令缓存、48KB的一级数据缓存、整数执行单元和载入/存储单元。

至于IOD部分，则包含了128个流处理器的GPU核心、显示引擎、多媒体引擎、128-bit DDR5-5600内存控制器、28条PCIe 5.0控制器、USB 3.x/2.0控制器以及两个IFoP端口。值得注意的是，该系列并未集成原生USB4支持，而是依赖于板载第三方主控提供相应接口。

这次Zen5架构锐龙9000系列内核的解密，不仅展示了AMD在处理器设计方面的创新和进步，也为未来的高性能计算和AI应用提供了强大的硬件支持。