SK海力士首次披露3D DRAM 的生产良率高达56.1%

近日，据BUSINESSKOREA报道称，在6月16日至6月20日于美国夏威夷举行的半导体会议"VLSI2024"上，SK海力士提交了一份关于3DDRAM的研究论文。论文指出，SK海力士的五层堆叠的3DDRAM的生产良率达到了56.1%。

这意味着，在单个测试晶圆上制造的约1,000个3DDRAM中，可生产出约561个可行器件。实验的3D DRAM显示出与目前使用的2D DRAM相似的特性，这在所提供的数据中也得到了强调。这是SK海力士首次公开3D DRAM开发的具体数字和运营特点。

业界认为，这是SK海力士即将掌握新一代DRAM核心技术的重要里程碑。与传统DRAM在平面上排列存储单元不同，3D DRAM将这些单元垂直堆叠，类似于公寓楼。这允许在相同的空间中具有更高的存储单元密度，但在技术实现上提出了挑战。确保基础技术的安全可能会改变DRAM的模式。

3D DRAM也是三星电子(Samsung Electronics)和美国美光科技(Micron Technology)等竞争对手加紧开发的焦点。特别是，三星电子今年3月在美国举行的“MemCon 2024”展示会上表示，计划在2030年左右量产该产品，显示出对未来技术领先地位的渴望。SK海力士在当天的会议上，针对三星电子的发言，间接表明了要在3D DRAM市场上复制HBM领域的技术革新的决心。

但是SK海力士也表示，虽然3D DRAM的潜力很大，但在实现商用化之前，还需要大量的开发过程。他们指出，与稳定运行的2D DRAM不同，3D DRAM表现出不稳定的性能特征，需要堆叠32至192层存储单元才能普遍使用。